O Verdadeiro Custo dos Chiplets, A Tecnologia que Prometia Salvar a Lei de Moore Pode Estar Quebrando o Orçamento da Indústria
A arquitetura de chiplets emergiu como a grande aposta da indústria de semicondutores para manter o ritmo da Lei de Moore em tempos de miniaturização cada vez mais difícil e cara. Em vez de fabricar um único chip monolítico de grandes dimensões, empresas como AMD, Intel e TSMC passaram a dividir o silício em blocos menores e conectá-los por meio de técnicas avançadas de empacotamento. A premissa é simples na teoria,dies menores significam rendimentos de fabricação mais altos e custos unitários mais baixos. Na prática, porém, a equação financeira está longe de ser tão favorável quanto se vendeu ao mercado.
Os Custos Ocultos do Empacotamento Avançado
O que poucos destacam com clareza é que o empacotamento avançado se tornou uma das etapas mais caras de todo o processo de produção de chips. Tecnologias como o CoWoS da TSMC e o EMIB da Intel exigem precisão extrema, equipamentos especializados e materiais de altíssimo custo. Segundo análises do setor, o custo de empacotamento de um design baseado em chiplets pode representar uma parcela significativa do custo total do produto final, rivalizando e, em alguns cenários, superando o próprio custo de fabricação dos dies lógicos. Isso levanta um alerta sério sobre a sustentabilidade financeira dessa abordagem em escala industrial.
- ▶O empacotamento CoWoS da TSMC enfrenta gargalos severos de capacidade diante da demanda recorde impulsionada pela IA
- ▶A AMD depende fortemente de chiplets para seus processadores EPYC e GPUs MI300, mas os custos de interconexão são substanciais e crescentes
- ▶A Intel investiu bilhões em Foveros e EMIB para competir, com retorno financeiro ainda incerto
O Impacto nos Custos e na Inovação
O paradoxo dos chiplets é que, embora resolvam o problema do rendimento de fabricação, criam um novo desafio econômico. Cada interconexão entre chiplets exige camadas adicionais de substrato, bumps de cobre ou micro-bumps, além de técnicas de ligação como a hybrid bonding. Esses processos adicionam complexidade e custo de forma não linear. Para chips de alta performance voltados a data centers e inteligência artificial, onde os preços já são elevados, esse custo adicional é absorvido sem grandes dores de cabeça. Mas para o mercado de consumo, onde as margens são muito mais estreitas, a conta não fecha com tanta facilidade.
A corrida por chips de IA como a NVIDIA H100 e os futuros B200 também depende criticamente de empacotamento avançado de chiplets, o que coloca pressão sobre toda a cadeia de suprimentos. A TSMC, principal fornecedora global de empacotamento avançado, opera com capacidade limitada, criando um gargalo que afeta não apenas a NVIDIA, mas também a AMD, a Apple e a Broadcom. A oferta não acompanha a demanda, e isso encarece cada nó adicional de capacidade.
O Futuro da Arquitetura e a Padronização
Apesar dos desafios financeiros, a tendência de chiplets não deve ser descartada. O que está em jogo é o modelo econômico e o ritmo de evolução. Empresas como TSMC, Samsung e Intel estão investindo bilhões em novas técnicas de empacotamento para reduzir custos por conexão e aumentar a densidade de interconexão. A UCIe (Universal Chiplet Interconnect Express), um padrão aberto de interconexão promovido por Intel, AMD, TSMC e outras gigantes, pode ser o fator que transforme chiplets de aposta cara em ecossistema viável e escalável.
O relatório publicado por Sourcery Intel (fonte abaixo) reforça um alerta que a indústria precisa levar a sério,os custos reais de transição para arquiteturas baseadas em chiplets podem estar sendo subestimados, especialmente à medida que os nós de processamento avançam para 2nm e 1.4nm. A sustentabilidade dessa abordagem depende de avanços simultâneos em empacotamento, materiais e padronização. Sem esses avanços coordenados, os chiplets correm o risco de se consolidar como uma solução tecnicamente brilhante, porém financeiramente frágil.
Análise de Impacto no Mercado
A discussão sobre os custos reais dos chiplets vai muito além de debate acadêmico. Ela afeta diretamente a estratégia de gigantes como AMD, Intel, NVIDIA e TSMC, todas apostando bilhões nessa arquitetura para os próximos ciclos de produto. Se os custos de empacotamento continuarem a escalar de forma desproporcional, isso pode frear a democratização de chips avançados e concentrar ainda mais o mercado nas mãos de poucos players com capital para suportar esses custos. Por outro lado, se a padronização via UCIe e os investimentos em novas técnicas de ligação surtirem efeito, os chiplets podem de fato inaugurar uma nova era de design modular e acessível. O próximo ciclo de resultados trimestrais dessas empresas deve trazer dados concretos sobre qual direção a balança está pendendo.